Sony發(fā)表雙層電晶體畫素堆疊式CMOS影像感測(cè)器

Sony半導(dǎo)體(Sony Semiconductor Solutions Corporation)2021年12月，于IEEE會(huì)議上宣布成功開發(fā)世界上第一款具有雙層電晶體畫素的堆疊式CMOS影像感測(cè)器技術(shù)。傳統(tǒng)CMOS影像感測(cè)器的光電二極體和畫素電晶體一起併排在基板上，而Sony的新技術(shù)將光電二極體和畫素電晶體可以垂直堆疊于基板。與傳統(tǒng)影像感測(cè)器相比，這種新架構(gòu)大約增加了一倍飽和訊號(hào)位準(zhǔn)(Saturation Signal Level)，擴(kuò)大了動(dòng)態(tài)范圍并降低雜訊，顯著提高成像性能。

堆疊式CMOS影像感測(cè)器架構(gòu)

Sony新技術(shù)的畫素結(jié)構(gòu)將使畫素能夠保持或改善其現(xiàn)有屬性，不僅是當(dāng)前的，而且是更小的畫素尺寸。堆疊式CMOS影像感測(cè)器採(cǎi)用由畫素晶片組成的堆疊結(jié)構(gòu)，該畫素晶片由堆疊在形成訊號(hào)處理電路的邏輯晶片頂部的背照式畫素組成。在畫素晶片內(nèi)，用于將光轉(zhuǎn)換為電訊號(hào)的光電二極體和用于控制訊號(hào)的畫素晶體管彼此并排位于同一層上。在外形尺寸限制內(nèi)增加飽和訊號(hào)位準(zhǔn)對(duì)于實(shí)現(xiàn)具有高動(dòng)態(tài)范圍的高解析影像非常重要。

Sony的新架構(gòu)是堆疊CMOS影像感測(cè)器技術(shù)的進(jìn)步。利用其專有的堆疊技術(shù)，Sony將光電二極體和畫素電晶體封裝在單獨(dú)的基板上，一層一層堆疊。相比之下，在傳統(tǒng)的堆疊式CMOS影像感測(cè)器中，光電二極體和畫素電晶體并排放置在同一基板上。新的堆疊技術(shù)允許採(cǎi)用能夠優(yōu)化光電二極體和畫素電晶體層的架構(gòu)，使飽和訊號(hào)位準(zhǔn)相對(duì)于傳統(tǒng)影像感測(cè)器大約增加一倍，進(jìn)而擴(kuò)大動(dòng)態(tài)范圍。
 

雙層電晶體畫素堆疊式CMOS影像感測(cè)器垂直角度架構(gòu)

另外，因?yàn)槌藗鬏旈T(TRG)之外的畫素電晶體，包括復(fù)位晶體管(RST)、選擇晶體管(SEL)和放大器晶體管(AMP)，占據(jù)了無光電二極體層，所以放大器晶體管的尺寸可以增加。通過增加放大器晶體管的尺寸，Sony大幅降低了夜間和其他黑暗位置圖像容易產(chǎn)生的雜訊。

這項(xiàng)新技術(shù)提供的更寬的動(dòng)態(tài)范圍和降噪功能將防止在結(jié)合明亮和昏暗照明(例如背光設(shè)置)的設(shè)置中曝光不足和過度曝光，即使在低光照條件下也能獲得高質(zhì)量、低噪聲的圖像(例如、室內(nèi)、夜間)設(shè)置。Sony將透過其雙層電晶體像素技術(shù)為智慧手機(jī)照片等越來越高解析的圖像做出貢獻(xiàn)。