3721
半導體的黃金時代全面開啟，摩爾定律成為行業(yè)領先技術的衡量指標
半導體集成電路是現(xiàn)代信息產(chǎn)業(yè)的基石。1947年12月，美國貝爾實驗室的肖克利、巴丁和布拉頓組成的研究小組，研制出世界上第一只鍺晶體管，結束了笨重的電子管時代。60年代以后，硅晶體管開始全面取代鍺晶體管，從此半導體的黃金時代全面開啟。
1965年，英特爾的創(chuàng)始人之一戈登·摩爾發(fā)布了集成電路行業(yè)最知名的定律：“每隔18個月，同樣面積內(nèi)晶體管數(shù)量翻倍，但是價格不變。”這就是后來被稱為“集成電路的指數(shù)級增長”的摩爾定律。60多年來，晶體管數(shù)量的增長得益于制程工藝的創(chuàng)新，與摩爾定律一直保持著“默契”。芯片沿著摩爾定律不斷微縮，0.5 u、0.35 u、0.25 u、0.18 u、0.13 u、90 nm、65 nm、45 nm、28 nm、14 nm，直到現(xiàn)在的7 nm、5 nm，甚至到主流制程工藝接近2 nm、1 nm，芯片的尺寸越來越小，性能應用越來越先進。例如，在摩爾定律的指導下，英特爾1971年對外公布了世界第一個微處理器4004，宣告了“一個集成電子新紀元已經(jīng)來臨”。1974年，又推出了微處理器8080。“8080”被當時業(yè)內(nèi)人士稱贊為有史以來最成功的微處理器之一，也正是從8080開始，個人電腦開始在全世界范圍內(nèi)流行起來……。儼然，摩爾定律已成為半導體企業(yè)保持技術領先的衡量指標：保持摩爾定律企業(yè)就能生存，不能保持摩爾定律企業(yè)就會在競爭中被淘汰。
摩爾定律正遭遇技術與成本兩大發(fā)展瓶頸
隨著人工智能、物聯(lián)網(wǎng)、超級計算等時代的到來，對半導體材料與器件提出了更高的性能要求，半導體產(chǎn)業(yè)即將步入亟需轉(zhuǎn)變突破發(fā)展的關鍵點。單純依靠縮小尺寸的做法正走向窮途末路。當前，硅晶體管隨著技術節(jié)點的迭代縮減，特別是尺寸突破到10 nm以下時，晶體管性能會變得很不穩(wěn)定。不過，摩爾定律總能抓住一些“救命稻草”。在90 nm時代，應變硅技術問世。在45納米時代，一種能提高晶體管電容的新材料推出。在22 nm時代，三柵極晶體管使芯片性能變得更強大。
但隨著特征尺寸越來越接近宏觀物理和量子物理的邊界，現(xiàn)在高級工藝制程的研發(fā)越來越困難，研發(fā)成本也越來越高，尤其是摩爾定律發(fā)展到特征尺寸5納米節(jié)點以下，繼續(xù)簡單粗暴地縮小特征尺寸會變得很困難，并且芯片的成本指數(shù)增加。據(jù)IBS統(tǒng)計，28 nm芯片的設計成本在4000萬美元，16 nm芯片設計成本約1億美元，而5 nm芯片的設計成本更高達5.4億美元。再繼續(xù)發(fā)展下去，先進工藝的投入產(chǎn)出比已難以具備商業(yè)合理性，同時受制于光刻尺寸及晶圓廠良率，單芯片的面積也很難繼續(xù)延伸，未來芯片設計的成本將直接“勸退”中小廠商，甚至大廠也需要摸一下自己的口袋。這也部分地打破了摩爾定律“投資發(fā)展制程——芯片生產(chǎn)成本降低——用部分利潤繼續(xù)投資發(fā)展制程”的邏輯。也就是說，傳統(tǒng)的硅基電子技術臨近生命周期極限，摩爾定律正遭遇技術與成本兩大發(fā)展瓶頸。
如何延續(xù)摩爾定律？
如何延續(xù)摩爾定律，實際上不僅是技術問題也是經(jīng)濟問題。鑒于應用的多元化與復雜程度的提高，微電子技術演進不再僅限于半導體CMOS工藝本身，半導體產(chǎn)業(yè)生態(tài)系統(tǒng)也在持續(xù)擴大。后摩爾時代電子技術的核心需求主要分成三個方向：即more Moore、morethan Moore和beyond Moore或beyond CMOS。這也是后摩爾時代全球半導體技術發(fā)展的三個主流路線。目前行業(yè)給出幾種可能的方案：包括大熱門的chiplet/3D封裝，新興器件技術(自旋器件/量子)和新興架構(量子計算/神經(jīng)形態(tài)計算)等。
后摩爾時代三大技術路線
實際上，早在2005年，ITRS委員會首次明確指出：在2020年前后，硅基CMOS技術將達到其性能極限。以2020年作為時間節(jié)點，來自工業(yè)界和學術界的研究人員都在積極尋找硅的替代技術。然而，當時可供選擇的名單并不多。
2007年，ITRS委員會認識到發(fā)展新型納米器件的緊迫性。為了制定更詳盡的半導體技術路線圖，要求新興研究材料工作組（ERM）和新興研究器件工作組（ERD）推薦一兩種最有前景的新興材料和器件技術。在對所有的硅基CMOS替代技術——包括納電子機械開關，集體自旋器件，自旋矩轉(zhuǎn)移器件，原子開關，單電子晶體管，碳基納電子學等進行考察、評估之后，工作組明確推薦碳基納電子學（包括碳納米管和石墨烯）作為可能在未來5～10年顯現(xiàn)商業(yè)價值的下一代電子技術。
2009年，路線圖委員會(IRC)支持ERD/ERM工作小組選擇碳基納米電子學作為需要重點關注和投資的技術，用以加速半導體電子產(chǎn)業(yè)的發(fā)展。
ITRS在2014年正式宣布邁入2.0版，除了將系統(tǒng)整合、異質(zhì)整合概念納入，也將2005年首度提出的“More Moore”(即持續(xù)以工藝微縮延續(xù)摩爾定律生命)、”Moore than Moore”(CMOS工藝之外其他多樣化組件如傳感器、微機電系統(tǒng)、光電組件以及生物芯片的技術發(fā)展)列為討論重點，還有對”Beyond CMOS”，也就是并非以MOS晶體管為基礎的新組件技術探索，像是自旋電子與磁性組件。
在2016年，”國際組件暨系統(tǒng)技術藍圖”(International Roadmap for Devices and Systems，IRDS)在IEEE的贊助下啟動，并于2017年推出首版IRDS白皮書。
做為ITRS的后繼，IRDS同樣以15年為一個時間跨度，定義通用組件與系統(tǒng)的需求、挑戰(zhàn)、潛在解決方案以及創(chuàng)新機會，原則上是每兩年更新一版(或依據(jù)實際情況也可能每年更新)。如同IEEE在IRDS官網(wǎng)所明示，技術藍圖從ITRS到IRDS的轉(zhuǎn)變與演進，代表將技術發(fā)展焦點更集中于系統(tǒng)，并且關注跳脫傳統(tǒng)組件、電路、邏輯閘、功能區(qū)塊與系統(tǒng)典范的架構與應用。目前IRDS已經(jīng)更新至2020年版，共有13個IFT，分別為：（1）應用基準(Application Benchmarking，AB)；（2）系統(tǒng)與架構(Systems and Architectures，SA)；（3）系統(tǒng)外部鏈接(Outside Systems Connectivity，OSC)；（4）后摩爾定律技術(More Moore，MM)；（5）超越摩爾定律(More than Moore，MtM)；（6）微影技術(Lithography，L)；（7）封裝整合(Packaging Integration，PI)；（8）良率提升(Yield Enhancement，YE)；（9）度量(Metrology，M)；（10）工廠整合(Factory Integration，F(xiàn)I)；（11）超越CMOS(Beyond CMOS，BC)；（12）低溫電子與量子信息處理(Cryogenic Electronics and Quantum Information Processing，CEQIP)；（13）環(huán)境、安全、健康與永續(xù)性(Environment, Safety, Health, and Sustainability，ESH/S)。
從IRDS可以看出，半導體技術的發(fā)展脈絡與未來方向不僅會受到IoT、AI、5G等等新興應用的系統(tǒng)架構影響，摩爾定律的延續(xù)不再只靠CMOS工藝微縮挑大梁，先進封裝技術為芯片整合帶來了全新的視野;而業(yè)界已經(jīng)開始著眼于CMOS之外的技術發(fā)展方向，我們可以期待在將來出現(xiàn)打破現(xiàn)有規(guī)則與組件結構的顛覆性成果。
我國同樣也在著重布局。2021年5月14日，國家科技體制改革和創(chuàng)新體系建設領導小組第十八次會議在北京召開。此次會議專題討論了面向后摩爾時代的集成電路潛在顛覆性技術。
1、“More Moore”延續(xù)摩爾定律：以晶體管結構變革為特點
所謂“More Moore”，這是一個延續(xù)CMOS的整體思路方法。簡單來說，“More Moore”，即“延續(xù)摩爾”，是指延續(xù)摩爾定律的發(fā)展思路，縮小集成電路特征尺寸，同時兼顧性能及功耗。具體而言就是在器件結構、溝道材料、連接導線、高介質(zhì)金屬柵、架構系統(tǒng)、制造工藝等等方面進行創(chuàng)新研發(fā)，沿著摩爾定律一路微縮。在130 nm節(jié)點出現(xiàn)之前，晶體管遵循著Dennard scaling，其中等效氧化物厚度（EOT）、晶體管柵極長度（Lg）和晶體管寬度（W）均采用常數(shù)因子進行微縮，以便在恒定功率密度下提供延遲改善。英特爾的William M. Holt在2016年的國際固態(tài)電路年度會議ISSCC上談到（William M. Holt, ISSCC，Moore’s Law: A Path Going Forward, 2016），在延續(xù)摩爾這一條道路上，對晶體管的優(yōu)化的重頭在于減小漏電，降低功耗。對功耗降低的需求驅(qū)動著工藝制程的不斷演進。
目前，為了維持低電壓下的定標，近年來的定標主要集中在提高性能的其他解決方案上，如在溝道中引入應變、應力助推器、high-κ金屬柵、降低接觸電阻和改善靜電。所有這些都是為了補償柵極驅(qū)動損耗的同時，還滿足高性能移動應用所需要的低電源電壓。
邏輯技術（Logic technologies）、基本規(guī)則縮放（Ground rule scaling）、性能助推器（Performance boosters）、性能-功率-尺寸(PPA)縮放（Performance-power-area (PPA) scaling）、3D集成（3D integration）、內(nèi)存技術（Memory technologies）、DRAM技術（DRAM technologies）、Flash技術（Flash technologies）、新興的非易失性內(nèi)存(NVM)技術（Emerging non-volatile-memory (NVM) technologies）等技術的突破也是驅(qū)動其發(fā)展的重要因素。
其實，大部分的半導體器件都是數(shù)字邏輯，就需要去支持兩種器件類型的技術平臺：（1）高性能邏輯；（2）低功耗/高密度邏輯。該技術平臺的關鍵考慮因素是速度、功耗、密度和成本。More Moore路線圖為MOSFET的持續(xù)擴展提供了一個參考，以保持以更低的功耗和成本改進設備性能的歷史趨勢。
2、“More than Moore”超越摩爾定律：以先進封裝技術變革為特點
所謂的More than Moore，即“擴展摩爾”，是指依靠電路設計以及系統(tǒng)算法優(yōu)化，同時通過先進封裝技術實現(xiàn)異質(zhì)集成（heterogeneous integration），以此提升集成電路性能。也就是說，以系統(tǒng)應用的概念為出發(fā)點，不執(zhí)著在晶體管的制程點縮小的摩爾定律，而更應該將各種技術進行異質(zhì)整合，以先進封裝技術變革為特點。先進封裝技術能進一步提高芯片的集成度并且降低芯片制造的成本，同時暫不涉及到去突破量子隧穿效應等物理極限問題，已經(jīng)成為超越摩爾定律的關鍵賽道。
不同于“More Moore”不斷對晶體管的優(yōu)化，More than Moore是應用需求驅(qū)動的，側(cè)重于實現(xiàn)多樣化的功能。摩爾定律在數(shù)字世界統(tǒng)治的同時只是在整個版圖里占據(jù)一部分位置，在其余的部分里，并不是單純的把晶體管當開關來實現(xiàn)0和1。相對于數(shù)字世界，真實的物理世界（模擬領域）發(fā)展并沒有受到很好的關注。許多模擬應用領域，例如射頻器件（RF devices）、電源管理子系統(tǒng)、無源器件、生物芯片、傳感器、微機電系統(tǒng)MEMS等等，在現(xiàn)今的半導體產(chǎn)品里扮演同樣重要的角色。將上述現(xiàn)成的技術元素集成進基于CMOS的芯片中去，形成一個異構的系統(tǒng)，可以讓系統(tǒng)價值倍增，讓成本進一步優(yōu)化，性能進一步提高。這種將現(xiàn)有模擬技術元素集成進CMOS芯片，形成一種異構芯片，從而擴展CMOS芯片功能范圍的發(fā)展就是More than Moore。
目前，先進封裝應用不斷擴大，預計在2026年將占到整個封裝市場的規(guī)模的50%以上。先進封裝技術與傳統(tǒng)封裝技術通常以是否焊線來區(qū)分：傳統(tǒng)的封裝技術通常指先將晶圓切割成單個芯片，再進行封裝的工藝形式，其包括雙排直立式封裝DIP與球格陣列封裝BGA，需要焊接線路；先進封裝則包括倒裝（FlipChip）、凸塊（Bumping）、晶圓級封裝（Wafer-level-package）、2.5D封裝（interposer，RDL等）、3D封裝（TSV）等封裝技術，其技術并不需要用到線路焊接的方式。
就連大火的Chiplet實現(xiàn)的前提也是先進封裝。Chiplet也稱芯粒，簡單來說Chiplet模式是在摩爾定律趨緩下的半導體工藝發(fā)展方向之一，是對原本復雜的SoC芯片的解構，將滿足不同功能芯片裸片通過Die-to-Die內(nèi)部互連技術與底層基礎芯片封裝組合的拼搭，在某種意義上也是不同IP的拼搭，像拼接樂高積木一樣，用封裝技術整合在一起，最后集成為一個系統(tǒng)級芯片，借此可以實現(xiàn)對先進制程迭代的彎道超車，在提升性能的同時實現(xiàn)低成本和高良率。實際上，Chiplet的出現(xiàn)則是給了整個行業(yè)一個新的思路，Chiplet技術可以將大型7 nm設計的成本降低25%，5 nm及以下的制程節(jié)省的成本更多，基于Chiplet架構的芯片設計理念也逐步成為后摩爾時代提升芯片性能及算力的共識。
目前，AMD、臺積電、英特爾、英偉達等芯片巨頭近年來紛紛布局Chiplet，AMD最新幾代產(chǎn)品都極大受益于“SiP+Chiplet”的異構系統(tǒng)集成模式，近日蘋果最新發(fā)布的M1Ultra芯片也通過定制的UltraFusion封裝架構實現(xiàn)了超強的性能和功能水平，包括2.5TB/s的處理器間帶寬。據(jù)Omdia報告，預計到2024年，Chiplet市場規(guī)模將達58億美元，2035年則超過570億美元，將迎來快速增長。
然而，Chiplet對先進封裝提出更高要求。在芯片小型化的設計過程中，需要添加更多I/O來與其他芯片接口，裸片尺寸有必要保持較大且留有空白空間，導致部分芯片無法拆分，芯片尺寸小型化的上限被pad（晶片的管腳）限制，并且單個晶片上的布線密度和信號傳輸質(zhì)量遠高于Chiplet之間，要實現(xiàn)Chiplet的信號傳輸，就要求發(fā)展出高密度、大帶寬布線的“先進封裝技術”。
3、“Beyond CMOS”超越摩爾：以半導體材料變革為特點
前面說到的延續(xù)摩爾和超越摩爾都是基于Si MOSFET的發(fā)展方向。延續(xù)摩爾繼續(xù)縮小尺寸，但重心轉(zhuǎn)向功耗優(yōu)化。超越摩爾則把重心放在電路設計、先進封裝和算法優(yōu)化層面。相對于上述兩個方向，第三個IRDS提出的方向就是Beyond CMOS。
因為，無論是透過”由上而下”或”由下而上”的創(chuàng)新延續(xù)CMOS工藝的微縮，此類技術仍然會達到再難以打破的物理屏障，特別是到了1納米以下節(jié)點，打破現(xiàn)有組件架構、工藝與材料”典范”(paradigm)勢在必行。此外隨著全新運算典范，以及大數(shù)據(jù)分析、IoT、AI、自駕車、超大規(guī)模運算等等應用，帶來對電子組件的更高性能與效率需求。這就需要跳脫CMOS工藝另辟蹊徑。
“Beyond CMOS”，即“超越摩爾”，是指使用CMOS以外的新器件提升集成電路性能，這涉及半導體新材料的采用。按照這個演進路線，后摩爾時代的產(chǎn)業(yè)發(fā)展將同時擁抱“新制程”、“新架構”與“新材料”，以實現(xiàn)產(chǎn)業(yè)的繼續(xù)迭代升級。
IRDS針對”超越CMOS”路線列出了五個關注項目：（1）新興內(nèi)存組件(emerging memory devices)；（2）新興邏輯與替代性信息處理組件(emerging logic and alternative information processing devices)；（3）新興組件-架構互動(emerging device-architecture interaction)；（4）支持后摩爾定律應用的超越CMOS組件(beyond-CMOS devices for More-than-Moore applications)；（5）新興材料整合(emerging materials integration)。這些項目包含了具備長期潛力與一定技術成熟度的新興組件與運算架構，并為它們定義出進一步被產(chǎn)業(yè)采用所需克服的科學與技術挑戰(zhàn)(可接受的風險)。其中有一部分可通過異質(zhì)整合拓展現(xiàn)有CMOS平臺功能性的新技術，另一部分則是新信息處理典范，例如模擬運算、量子運算、隨機運算等等激發(fā)的全新組件技術。
其中，新興內(nèi)存、自旋電子、磁性電子，以及可替代硅的新材料(如碳納米管、納米線、納米薄片、2D材料、超導體……大多數(shù)都是仍在初期階段的前瞻性研究，卻有可能成為未來主宰電子系統(tǒng)的技術。這也是延續(xù)自ITRS 2.0的BC小組所關注的是非CMOS組件技術的發(fā)展的主流路線。
盡管眾多這類”超越CMOS”的研發(fā)，從走出實驗室到產(chǎn)業(yè)化還有很長的一段距離需要努力，但目前已經(jīng)有了些突破。
例如，在眾多新型半導體材料中，碳納米管（Carbon-Nanotube，碳管或CNT）由于其獨特的準一維結構和優(yōu)異的電學性質(zhì)而受到了人們的高度重視。在碳基芯片的研發(fā)中，這場科技追逐戰(zhàn)主要在兩個世界頂級名校之間展開——北京大學（聯(lián)合中科院）和麻省理工學院。在《自然》、《科學》雜志上出現(xiàn)的多篇碳晶體管的論文也多由這二者發(fā)布。2017年，北京大學在5nm柵極碳納米管CMOS器件的工作就證明了碳納米管在達到理論極限時可以克服短溝道效應，這就使其不必使用如硅技術那樣發(fā)展更復雜的三維晶體管技術，例如FinFET，來降低短溝道效應。另外，碳納米管技術本身是一個低溫技術，可以制備三維的芯片。2020年，該團隊登上全球頂級學術期刊《自然·電子學》，研發(fā)出一種可“抗輻射”的碳納米管晶體管和集成電路、可用于航天航空、核工業(yè)等有較強輻照的特殊應用場景。此項研究成果意味著我國碳基半導體研究成功突破抗輻照這一世界性難題，為研制抗輻照的碳基芯片打下了堅實基礎。彭練矛院士也表示，與國外硅基芯片相比，中國在處理大規(guī)模數(shù)據(jù)時所采用的國產(chǎn)碳基芯片速度快，功耗低，至少可節(jié)省三成。
另外，北京大學、北京石墨烯研究院的劉忠范與孫靖宇教授在對非金屬基石墨烯晶圓CVD制備的研究上，發(fā)明了一種基于傳熱和氣體流動性質(zhì)原理的石墨烯晶圓批量化制備方法，每一批次可以生產(chǎn)出30片4英寸的石墨烯晶圓。中科院上海微系統(tǒng)所實現(xiàn)國產(chǎn)8英寸石墨烯晶圓小批量生產(chǎn)……目前，國內(nèi)石墨烯晶圓生產(chǎn)技術無論在石墨烯單晶晶圓的尺寸和質(zhì)量上，均處于國際領先水平?？梢?，中國在碳基芯片研發(fā)中已具有優(yōu)勢。
另外，二維材料同樣引起業(yè)界關注。傳統(tǒng)的硅基半導體和二維半導體之間的最大區(qū)別在于它們的幾何形狀。二維半導體要薄得多，只有幾個原子層厚。這在許多方面都是有利的，因為使半導體更小的推動力不斷增強。將二維材料集成到傳統(tǒng)的半導體制造工藝中可能是芯片行業(yè)歷史上更激進的變化之一。雖然在半導體制造中引入任何新材料都會帶來痛苦和痛苦，但過渡金屬二硫化物 (TMD：transition metal dichalcogenides)支持各種新的器件概念，包括BEOL晶體管和單晶體管邏輯柵極。新的背柵(back-gate）和分柵（split-gate）晶體管已經(jīng)顯示出二維設計的前景。
例如，廈門大學洪文晶教授課題組發(fā)展了基于π-π相互作用的原子級精度全碳電子器件構筑策略，為制造超分子電子器件，推動電子器件小型化，及在分子水平理解分子間電子輸運過程提供了一種新的研究途徑。
新竹陽明交通大學電子物理系教授張文豪以及臺積電(TSMC)研發(fā)人員，在2020年曾共同發(fā)表在單原子厚度二維材料(2D material)的研發(fā)成果，實現(xiàn)以大面積晶圓尺寸生長單晶氮化硼(h-BN)的技術，會是未來CMOS工藝走向終結之后，搭配石墨烯、二硫化鉬(MoS2)等硅替代材料作為絕緣層的理想選擇。
中國臺灣大學化學系教授陳俊顯與臺東大學應用科學系教授陳以文，發(fā)表了在單分子電子學(Single-molecule Electronics)領域的最新研發(fā)成果，提出采用雙金屬電極(bimetallic electrodes)的架構，相較于采用單一金屬元素的電極，電極表面與分子之間的能階匹配效果提升了30%~80%;這為未來實現(xiàn)單分子電子組件的理想邁進了一步。
……
目前，針對CMOS工藝的微縮技術的創(chuàng)新和延續(xù)，業(yè)界做了大量努力，但業(yè)界期望最大的還是材料的突破，就像當年的硅材料橫空出世改變世界一樣。這恰恰也是我國的機遇。相比“新制程”、“新架構”而言，中國在半導體新材料領域追趕主流、保持齊頭并進，存在更大可能性。后摩爾時代，碳基半導體、二維半導體、第三、四代半導體或?qū)⒊蔀槲覈厮苋?a class="article-link" target="_blank" href="/tag/%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E4%BA%A7%E4%B8%9A/">集成電路產(chǎn)業(yè)格局的關鍵機會點。產(chǎn)學合作的研發(fā)成果，或許會成為加速讓這些新興技術邁入商業(yè)化階段的關鍵。不同代際的半導體材料，也將實現(xiàn)了技術與應用互補。半導體技術的世代交替已經(jīng)隱隱在望，那么誰將會主宰后摩爾時代的技術走向呢？我們將拭目以待！
