EDA工具顛覆性創(chuàng)新的空間有多大？

當(dāng)我們梳理EDA產(chǎn)業(yè)的發(fā)展史，會(huì)發(fā)現(xiàn)一個(gè)關(guān)鍵節(jié)點(diǎn)，即1980年，這一年加州理工學(xué)院教授Carver Mead和另一位程序設(shè)計(jì)師Lynn Conway共同發(fā)表了一篇具劃時(shí)代意義的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》（Introduction to VLSI Systems），成為電子設(shè)計(jì)自動(dòng)化發(fā)展的重要標(biāo)志事件。這篇論文提出了通過編程語言來進(jìn)行芯片設(shè)計(jì)的新思想，從而啟發(fā)了VHDL和Verilog等工具的誕生。

使用編程語言進(jìn)行芯片設(shè)計(jì)進(jìn)一步降低了芯片設(shè)計(jì)師工作的復(fù)雜度，是 EDA 商業(yè)化的重要推動(dòng)力。直到今天，盡管所用的語言和工具仍在不斷發(fā)展變化，但是通過編程語言來設(shè)計(jì)和驗(yàn)證電路設(shè)計(jì)可行性，利用工具軟件綜合得到低抽象級(jí)物理設(shè)計(jì)的這種途徑，仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ)。

如果說采用編程語言來設(shè)計(jì)芯片讓超大規(guī)模集成電路設(shè)計(jì)和驗(yàn)證變得更加輕松高效，也讓EDA得以成為一種高價(jià)值的設(shè)計(jì)輔助工具從而推動(dòng)了EDA產(chǎn)業(yè)的形成。那么當(dāng)我們討論當(dāng)下還有哪些顛覆性的EDA技術(shù)和產(chǎn)品的可能時(shí)，也不可能脫離集成電路產(chǎn)業(yè)當(dāng)前的發(fā)展階段和背景，有哪些待解決的難題和挑戰(zhàn)？EDA工具還能給產(chǎn)業(yè)帶來哪些更高的價(jià)值？

如果從更高的維度，EDA工具是否能夠進(jìn)一步幫助將復(fù)雜的大規(guī)模集成電路設(shè)計(jì)簡(jiǎn)單化，甚至降低集成電路設(shè)計(jì)的門檻，將成為新一代EDA工具能否成為一個(gè)突破性產(chǎn)品和技術(shù)的關(guān)鍵。

就數(shù)字集成電路的架構(gòu)角度，摩爾定律接近極限后，異構(gòu)多核和異構(gòu)集成被視為后摩爾時(shí)代最重要的發(fā)展方向，伴隨而來的是通用處理器和定制處理器的重要性也成為討論的焦點(diǎn)。

隨著5G、AI等新技術(shù)不斷發(fā)展，計(jì)算場(chǎng)景也更為豐富多樣，XPU的發(fā)展成為大勢(shì)所趨。這里的XPU，其實(shí)許多新架構(gòu)都不是單一處理器，它們是不同類型的處理器或可編程引擎的組合，也是一種異構(gòu)多核的形式，它們存在于同一個(gè) SoC 或同一個(gè)系統(tǒng)中，將軟件任務(wù)分派到不同的硬件或可靈活變動(dòng)的可編程引擎上。所有這些處理器可能共享一個(gè)公共 API，但執(zhí)行域有所不同。在這個(gè)層面，確實(shí)是有各種類型的不同架構(gòu)。

近日，在廣州舉辦的ICCAD 2023（第29屆中國(guó)集成電路設(shè)計(jì)業(yè)2023年會(huì)暨廣州集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇）期間，國(guó)產(chǎn)EDA工具初創(chuàng)企業(yè)芯易薈以“EDA工具顛覆性定義和創(chuàng)新”為宣言，帶來了其自主研發(fā)的領(lǐng)域?qū)Ｓ锰幚砥魃晒ぞ逨ARMStudio以及多個(gè)客戶的應(yīng)用實(shí)例。從芯易薈成立和產(chǎn)品開發(fā)的初衷來看，就是針對(duì)定制處理器芯片即XPU的設(shè)計(jì)和驗(yàn)證。

芯易薈聯(lián)合創(chuàng)始人兼CTO汪人瑞

與非網(wǎng)記者有幸與芯易薈聯(lián)合創(chuàng)始人兼CTO汪人瑞進(jìn)行了深入的交流，收獲包括：

EDA的方法學(xué)

在芯易薈官方描述中，F(xiàn)ARMStudio是一款以C語言描述，基于RISC-V基礎(chǔ)指令集的專用處理器生成工具。針對(duì)密集計(jì)算和復(fù)雜數(shù)據(jù)處理的應(yīng)用場(chǎng)景，賦能工程師自由探索計(jì)算架構(gòu)，優(yōu)化PPA，快速收斂至最佳設(shè)計(jì)。該工具可廣泛應(yīng)用于定制針對(duì)視覺、AI、通信、音頻、DPU、工業(yè)控制等領(lǐng)域的處理器解決方案，助力芯片設(shè)計(jì)公司高效自研IP。內(nèi)嵌面向豐富應(yīng)用場(chǎng)景的DSA設(shè)計(jì)范式，便于客戶快速集成、優(yōu)化和驗(yàn)證DSA處理器，突破傳統(tǒng)IP能效上限，并以更低的成本適應(yīng)算法與產(chǎn)品的持續(xù)迭代。

從公開信息我們了解到，“FARM設(shè)計(jì)方法學(xué)”對(duì)于用戶來說，是在最初分析應(yīng)用層軟件和算法之后，只需要將基礎(chǔ)核、“超級(jí)指令”和芯易薈提供的預(yù)置模板這三項(xiàng)輸入到FARMStudio軟件，“點(diǎn)一個(gè)按鈕”就能自動(dòng)生成DSA硬件和軟件。而且整個(gè)生成過程是“分鐘級(jí)”的，由此看來，僅是這一部分的介紹，就的確相當(dāng)具有顛覆性了。所以芯易薈稱其為“全球首款領(lǐng)域?qū)Ｓ锰幚砥魃晒ぞ摺薄?/p>

汪人瑞表示，“具體來說，在設(shè)計(jì)方法里面，從上到下，從系統(tǒng)、算法到軟件，最后要跳到硬件，軟件跳到硬件是我們這二十年來設(shè)計(jì)方法里面的一個(gè)鴻溝，在一般的設(shè)計(jì)公司里，通常一半是軟件工程師，一半是硬件工程師，在講到設(shè)計(jì)方法的時(shí)候，也會(huì)分軟件和硬件。我們的軟件工具就是把這個(gè)鴻溝填平、跨越，怎么做呢？就是從C開始逐步來細(xì)化，但是細(xì)化不是所有的電路設(shè)計(jì)的方法都適用，它一定是一個(gè)圍繞著處理器的方法，因?yàn)檐浖幕A(chǔ)是圖靈機(jī)，是個(gè)處理器，從處理器跳躍到硬件，這個(gè)思維過程是傳統(tǒng)式的設(shè)計(jì)，硬件設(shè)計(jì)工程師那里，我們要考慮怎樣能把這個(gè)設(shè)計(jì)方法延伸到硬件，又能夠讓軟件理解，圍繞著處理器來做這個(gè)方法。這是我們的初衷，也是一個(gè)方法。”

這里所指的處理器，即定制處理器。FARMStudio現(xiàn)階段基于RISC-V架構(gòu)，汪人瑞提到，“從工具的技術(shù)角度來講，可以不是RISC-V，因?yàn)槲覀兊漠a(chǎn)品是一個(gè)處理器的生成工具，用戶指定什么指令集，它都可以用?！钡槍?duì)定制處理器的前提不變，區(qū)別于通用處理器，“定制處理器，實(shí)際上用途非常局限，是針對(duì)某一個(gè)應(yīng)用，雖然都是同樣的指令集，但是里面實(shí)現(xiàn)的微架構(gòu)非常不一樣，因?yàn)橐獙?duì)PPA進(jìn)行高度的優(yōu)化，它可以接受一定的局限性，因?yàn)橹皇轻槍?duì)一類應(yīng)用，在這里面雖然都是處理器生成，都能指令集兼容，但完全不一樣?！蓖羧巳饛?qiáng)調(diào)。

圍繞C語言的討論

可以說芯易薈工具產(chǎn)品最重要的創(chuàng)新之處之一，在于其采用C語言作為集成電路設(shè)計(jì)的編程語言，而這一點(diǎn)也是在大家的交流中存在較大爭(zhēng)議的部分。

畢竟雖然事實(shí)上C語言的使用者更加廣泛，但在芯片設(shè)計(jì)領(lǐng)域，工程師們已經(jīng)習(xí)慣于用硬件描述語言HDL來完成設(shè)計(jì)和驗(yàn)證，而且作為一種輔助設(shè)計(jì)工具，EDA更多是為滿足設(shè)計(jì)企業(yè)的需求而存在的，需要怎樣的驅(qū)動(dòng)力才會(huì)讓眾多芯片設(shè)計(jì)公司花費(fèi)時(shí)間、金錢來改變自己既有的設(shè)計(jì)流程和方法來適應(yīng)一種新的工具環(huán)境？同時(shí)大家也會(huì)拿賽靈思Vivado設(shè)計(jì)環(huán)境作為前車之鑒，這款工具2012年就推出了，作為以IP及系統(tǒng)為中心的新一代設(shè)計(jì)環(huán)境，集成系統(tǒng)級(jí)設(shè)計(jì)工具AutoESL，可以將C語言直接轉(zhuǎn)FPGA硬件實(shí)現(xiàn)，號(hào)稱可以極大方便設(shè)計(jì)人員的開發(fā)。但10幾年過去，似乎也并沒有實(shí)現(xiàn)賽靈思最初的理想--讓C語言成為更廣泛的芯片設(shè)計(jì)語言。

而在汪人瑞看來，這卻是芯易薈的機(jī)會(huì)點(diǎn)，“這也是我們公司這次的創(chuàng)新點(diǎn)。行業(yè)經(jīng)過這么多年的積累，到了很清楚支持我們?cè)O(shè)計(jì)方法學(xué)里一個(gè)關(guān)鍵的困難點(diǎn)，我們剛好來解決這個(gè)問題?！?/p>

但芯易薈不得不面臨的一個(gè)現(xiàn)實(shí)問題是，如何培養(yǎng)和教育大家適應(yīng)和學(xué)習(xí)這種新的工具開發(fā)環(huán)境？汪人瑞也坦言，“對(duì)現(xiàn)有的硬件工程師、軟件工程師、硬件驗(yàn)證工程師而言，采用我們的工具都是一個(gè)機(jī)會(huì)，能夠提高自己的設(shè)計(jì)效率的一個(gè)機(jī)會(huì)。基于這個(gè)出發(fā)點(diǎn)，我們每個(gè)人都要不斷地來更新自己的技能，這也是為什么我們的產(chǎn)品推廣中，一個(gè)很重要的部分就是培訓(xùn)。我們有兩天的培訓(xùn)課，成本很低，用戶也不需要一開始就買工具，培訓(xùn)完成后，我們還會(huì)給用戶1到3個(gè)月的時(shí)間來評(píng)估我們的工具?！?/p>

基于和芯易薈的溝通，我更傾向于將芯易薈所做的工作理解為，芯易薈研發(fā)團(tuán)隊(duì)在RISC-V架構(gòu)上下了很多功夫，將基于RISC-V指令集的很多底層功能模塊化、IP化，從而讓用戶可以通過C語言這種功能描述語言就可以實(shí)現(xiàn)復(fù)雜的處理器芯片的設(shè)計(jì)，大大降低了定制化處理器芯片的設(shè)計(jì)門檻。

對(duì)于目前已發(fā)布的產(chǎn)品，汪人瑞表示，“目前是1.0版本，已經(jīng)實(shí)現(xiàn)了80%的預(yù)期，在硬件加速的參數(shù)的自由度方面，我們做的是很好的，我們對(duì)設(shè)計(jì)沒有很多的限制?！倍酉聛?，“在這個(gè)基礎(chǔ)上開始，有了客戶驗(yàn)證后，我們會(huì)根據(jù)客戶的反饋和更多的真實(shí)需求，來迭代出2.0版本、3.0版本?！?/p>

從長(zhǎng)期的產(chǎn)品技術(shù)路徑角度，芯易薈未來還是會(huì)聚焦于定制處理器，首先從技術(shù)角度不斷優(yōu)化產(chǎn)品的各項(xiàng)參數(shù)。從廣度上，也會(huì)將產(chǎn)品覆蓋的領(lǐng)域從音頻、視頻，向智能汽車等更多的垂直應(yīng)用場(chǎng)景進(jìn)行擴(kuò)展。

“芯片架構(gòu)的大趨勢(shì)是異構(gòu)多核，當(dāng)前我們的工具更多是針對(duì)優(yōu)化異構(gòu)處理器的節(jié)點(diǎn)來做的，但是多核也有自己延伸出來的問題，我們會(huì)逐漸基于這個(gè)發(fā)展趨勢(shì)，擴(kuò)展到針對(duì)異構(gòu)多核，讓客戶可以更快實(shí)現(xiàn)異構(gòu)多核的融合，這也是芯易薈的發(fā)展方向?！蓖羧巳鹱詈笱a(bǔ)充。