存儲市場醞釀新一輪DRAM技術革命

AI應用浪潮之下，高性能存儲器需求持續(xù)攀升，以HBM為代表的DRAM風生水起。同時，為進一步滿足市場需求，存儲廠商也在醞釀新一輪DRAM技術“革命”。

01、4F Square DRAM順利開發(fā)

韓媒消息，近期三星電子副總裁柳昌植對外表示，三星下一代DRAM技術進展良好，除了1b DRAM正在順利量產(chǎn)之外，4F Square DRAM技術也在順利開發(fā)，計劃在2025年開發(fā)出4F Square DRAM的初始樣品。

資料顯示，4F Square是三星開發(fā)的下一代DRAM技術，其中“F”是特征尺寸（Feature Size），用以衡量DRAM單元中晶體管等組件尺寸；“Square”則用于衡量向單元中的晶體管施加電壓的組件面積大小。

業(yè)界表示，早期DRAM單元結構是8F Square，目前商業(yè)化的DRAM主要采用6F Square，與上述兩項技術相比，4F Square采用垂直信道晶體管 ( VCT：vertical channel transistor ) 結構，可將芯片表面積減少30%。DRAM密度與性能隨著單元面積的減小而提升，因此AI等應用推動之下，4F Square這項技術也逐漸受到存儲大廠的青睞。

此前三星表示，許多公司正努力將技術過渡到4F Square VCT DRAM，不過需要克服一些困難，包括開發(fā)氧化物溝道材料和鐵電體等新材料等。業(yè)界認為，2025年三星4F Square DRAM的初始樣品或為對內(nèi)發(fā)布，另一家半導體廠商東京電子預估，采用VCT和4F Square技術的DRAM將在2027年至2028年出現(xiàn)。

除此之外，早前媒體還報道，三星計劃應用混合鍵合（Hybrid Bonding）技術支持4F Square DRAM的生產(chǎn)，混合鍵合是下一代封裝技術，指的是芯片垂直堆疊，能提高單元密度，進而提高性能，該技術也將對HBM4以及3D DRAM帶來影響。

02、HBM4呼之欲出

AI時代下，HBM尤其是HBM3E在存儲器市場發(fā)展如魚得水，引發(fā)三大DRAM原廠爭相布局。同時，新的較量也開始打響，主要圍繞下一代HBM4技術展開。

今年4月SK海力士已經(jīng)宣布將攜手臺積電共同開發(fā)HBM4。據(jù)悉，兩家公司將首先致力于針對搭載于HBM封裝內(nèi)最底層的基礎裸片（Base Die）進行性能改善。HBM是將多個DRAM裸片（Core Die）堆疊在基礎裸片上，并通過TSV技術進行垂直連接而成；為專注下一代HBM4技術的開發(fā)，三星已經(jīng)成立了新的“HBM開發(fā)團隊”。7月，三星電子存儲部門新事業(yè)企劃組組長Choi Jang-seok透露，公司正在開發(fā)單堆棧達48GB的大容量HBM4內(nèi)存，預計明年投產(chǎn)。近期，媒體報道，三星計劃使用4nm先進制程工藝生產(chǎn)HBM4 邏輯裸晶（Logic Die）；美光則規(guī)劃2025年—2027年推出HBM4 ，而到2028年則正式步入HBM4E。

除了生產(chǎn)工藝之外，DRAM原廠針對未來HBM，還在積極布局混合鍵合技術。相較現(xiàn)有鍵合工藝，混合鍵合無需在DRAM內(nèi)存層間添加凸塊，而是將上下兩層直接銅對銅連接，可顯著提高信號傳輸速率，更適應AI計算對高帶寬的需求。

今年4月，媒體報道三星成功制造了基于混合鍵合技術的16層堆疊HBM3內(nèi)存，該內(nèi)存樣品工作正常，未來16層堆疊混合鍵合技術將用于HBM4量產(chǎn)；SK海力士計劃于2026年在其HBM生產(chǎn)中采用混合鍵合；此外，美光也正著手開發(fā)HBM4，會考慮采用包括混合鍵合在內(nèi)等相關技術，目前一切都在研究中。

03、3D DRAM進程加速

3D DRAM（三維動態(tài)隨機存取內(nèi)存）是一種具有全新存儲單元結構的DRAM技術，不同于傳統(tǒng)DRAM水平放置存儲單元，3D DRAM通過垂直堆疊存儲單元的方式，可顯著提高單位面積內(nèi)的存儲容量并帶來更高的效率，因而被視為下一代DRAM發(fā)展的關鍵。

存儲器市場中，3D NAND Flash早已實現(xiàn)商業(yè)化應用，3D DRAM技術則仍處于研發(fā)階段。不過，隨著AI、大數(shù)據(jù)等應用快速發(fā)展，高容量、高性能存儲器需求也將攀升，未來3D DRAM有望成為存儲器市場主流產(chǎn)品之一。

HBM技術開啟了DRAM 3D化之路，讓DRAM從傳統(tǒng)2D走向了3D，不過當前的HBM并不能被認同為3D DRAM技術。三星4F Square VCT DRAM與3D DRAM概念更為接近，但這不是3D DRAM唯一的方向與目標，存儲廠商對3D DRAM有著更豐富設想。

三星計劃2030年實現(xiàn)3D DRAM商業(yè)化發(fā)展，2024年三星對外展示了兩項3D DRAM技術，包括VCT和堆疊DRAM（Stacked DRAM），三星首先引入VCT技術，之后升級到堆疊DRAM，將多組VCT堆在一起，以持續(xù)提升DRAM容量與性能。針對堆疊DRAM，三星表示，其可充分利用Z軸向空間，較小面積容納更多存儲單元，單芯片容納提升至100Gb以上。今年5月，三星表示，包括三星在內(nèi)的一些公司已經(jīng)成功制造出16層3D DRAM，他同時強調，現(xiàn)階段公司不準備大規(guī)模生產(chǎn)3D DRAM產(chǎn)品。3D DRAM預計將通過晶圓對晶圓（wafer-to-wafer）等混合鍵合技術來制造，同時三星也在考慮把BSPDN（背面供電網(wǎng)絡）技術應用于3D DRAM。

美光方面，據(jù)業(yè)界爆料，美光提交了與三星不同的3D DRAM專利申請，計劃在不放置cell的情況下改變晶體管和電容器的形狀。

SK海力士方面，6月韓媒BusinessKorea報道，SK海力士5層堆疊的3D DRAM的制造良率已達56.1%。這意味著在單個測試晶圓上制造的約1000個3D DRAM中，約有561個可行器件被生產(chǎn)出來。實驗性的3D DRAM顯示出與目前使用的2D DRAM相似的特性，業(yè)界表示，這是SK海力士首次披露其3D DRAM開發(fā)的具體數(shù)字和特性。

除此之外，美國NEO半導體公司（NEO Semiconductor）也在布局3D DRAM。去年，NEO半導體宣布推出全球首款3D DRAM原型：3D X-DRAM。該技術與3D NAND Flash類似，都是堆疊層數(shù)提高內(nèi)存容量，有良率高、成本低、密度大幅提升等優(yōu)點。

NEO半導體表示2025年將推出第一代3D X-DRAM就有230層堆棧，核心容量128Gb，相較2D DRAM內(nèi)存16Gb容量，提升數(shù)倍。